초록 close

향후 요구되는 반도체 설계기준이 더욱 미세화 되고 집적화됨에 따라 그에 따른 실리사이드의 요구되는 특성 및 조건 또한 더욱 미세화 되고 있다. 본 연구에서는 기존의 단상 실리사이드의 문제점을 극복하고 65 ㎚-CMOS공정에 필요한 새로운 실리사이드 단위 공정개발을 위하여 나노급 두께의 코발트 니켈 합금형태 박막으로부터 제조된 NiCo계 합금 복합 실리사이드를 제안하고 합금 조성과 실리사이드 공정온도에 따른 실리사이드의 물성 특성을 평가하여 보았다. 합금의 조성에 따른 복합실리사이드 물성의 특성을 평가하기 위해 Ni1-xCox(x = 0.2, 0.5, 0.8) 조성의 합금을 단결정 및 다결정 실리콘 기판위에 증착하여 700~1100℃에서 실리사이드화 열처리 하여 물성을 측정하였다. 완성된 시편의 조성별 전기저항변화, 미세구조 변화, 두께변화, 상변화, 성분변화를 각각 사점전기저항측정기와 광발산주사전자현미경, XRD와 Auger depth profiling으로 각각 확인하였다. 제안된 코발트 니켈의 합금 박막으로부터 형성된 새로운 코발트 니켈 복합실리사이드는 활성화 영역과 나노급 높이의 폴리게이트를 동시에 실리사이드화 공정을 실시하는 살리사이드 공정을 진행하는 경우 기존의 니켈모노실리사이드에 비해 저저항 안정화 온도를 1100, 900℃까지 각각 향상시킬 수 있었고, 두께 20 ㎚이하의 균일한 실리사이드를 넓은 조성과 온도 범위에서 달성할 수 있었다.


For the sub-65 ㎚ CMOS process, it is necessary to develop a new silicide material and an accompanying process that allows the silicide to maintain a low sheet resistance and to have an enhanced thermal stability, thus providing for a wider process window. In this study, we have evaluated the property and unit process compatibility of newly proposed composite silicides. We fabricated composite silicide layers on single crystal silicon from 10 ㎚-Ni1-xCox/single-crystalline-Si(100), 10 ㎚-Ni1-xCox/poly-crystalline- Si(100) wafers (x=0.2, 0.5, and 0.8) with the purpose of mimicking the silicides on source and drain actives and gates. Both the film structures were prepared by thermal evaporation and silicidized by rapid thermal annealing (RTA) from 700℃ to 1100℃ for 40 seconds. The sheet resistance, cross-sectional microstructure, surface composition, were investigated using a four-point probe, a field emission scanning probe microscope, a field ion beam, an X-ray diffractometer, and an Auger electron depth profiling spectroscopy, respectively. Finally, our newly proposed composite silicides had a stable resistance up to 1100℃ and maintained it below 20 Ω/□, while the conventional NiSi was limited to 700℃. All our results imply that the composite silicide made from NiCo alloy films may be a possible candidate for 65 ㎚-CMOS devices.