초록 close

반도체 메모리 소자의 스피드 향상을 위해 저저항 배선층을 채용하는 방안으로 70 ㎚-두께의 아몰퍼스실리콘과 폴리실리콘 기판부에 TiSi2 타켓으로 각각 80 ㎚ 두께의 TiSix 복합실리콘을 스퍼터링으로 증착한 후 RTA 800℃-20sec 조건으로 실리사이드화 처리하고 사진식각법으로 선폭 0.5 ㎛의 배선층을 만들었다. 배선층에 대해 다시 각각 750℃-3hr, 850℃-3hr의 부가적인 안정화 열처리를 실시하였으며, 이때의 면저항의 변화는 four-point probe로 실리사이드층의 미세구조와 수직단면 두께 변화를 주사전자현미경과 투과전자현미경으로 관찰하였다. 아몰퍼스실리콘 기판인 경우 후속열처리에 따른 결정화 진행과 함께 급격한 면저항의 증가가 확인되었고, 이 원인은 결정화 과정에서 실리콘과 복합티타늄실리사이드 층과의 상호확산으로 표면 공공(void)을 형성한 것으로 미세구조 관찰에서 확인되었다. 따라서 복합티타늄실리사이드의 하지층의 종류와 열처리 조건을 바꾸어 저저항 또는 고저항 실리사이드를 조절하여 제작하는 것이 가능하여 복합 TiSi2를 저저항 배선층 재료로 채용할 수 있음을 확인하였다.


We prepared 80nm-thick TiSix on each 70nm-thick amorphous silicon and polysilicon substrate using an RF sputtering with TiSi target. TiSix composite silicide layers were stabilized by rapid thermal annealing(RTA) of 800C for 20 seconds. Line width of 0.5m patterns were embodied by photolithography and dry etching process, then each additional annealing process at 750C and 850C for 3 hours was executed. We investigated the change of sheet resistance with a four-point probe, and cross sectional microstructure with a field emission scanning electron microscope(FE-SEM) and transmission electron microscope(TEM), respectively. We observe an abrupt change of resistivity and voids at the silicide surface due to interdiffusion of silicide and composite titanium silicide in the amorphous substrates with additional 850C annealing. Our result implies that the electrical resistance of composite titanium silicide may be tunned by employing appropriate substrates and annealing condition.