초록 close

이동 통신 시스템에서 수신을 원하는 신호들은 각 채널에 해당되는 주파수를 가지는 반송파에 실려 오게 되는데 이렇게 반송파에 실려온 신호를 끄집어 낼 때 반드시 필요한 파트가 Local Oscillator (LO)이다. LO의 신호는 보통 VCO에 의해 발생되지만 원하는 채널의 주파수를 선택하기 위해서 VCO의 주파수를 정밀하게 조절할 수 있는 회로가 필요한데 그 역할을 주파수 합성기가 수행하게 된다. 보통 주파수 합성기는 VCO를 포함한 PLL을 이용하여 만들게 된다. 따라서 PLL에서 생기는 잡음 또한 최소화하는 것이 중요하다. 본 논문에서는 이러한 구조의 전하 펌프 PLL을 이용하여 WCDMA용 주파수 합성기를 설계하였다. 그리고 설계된 모든 회로는 0.18 um CMOS BSIM(Berkeley Short Channel IGFET)의 Level 49 SPICE 모델 파라미터를 이용하여 설계하여 최근 대두되고 있는 저 전력, 고집적화 경향에 발 맞추었다. 또한 각 부분 및 전체 회로는 ADS(Advanced Design Systems)를 이용하여 동작 상태를 검증하였다.


This research describes the design of a fully integrated fractional-N frequency synthesizer for the local oscillator in IMT-2000 system using 0.18-m CMOS technology and 1.8-V single power supply. The designed fractional-N synthesizer contains following components. Modified charge pump uses active cascode transistors to achieve the high output impedance. A multi-modulus prescaler has modified ECL-like D flip-flop with additional diode-connected transistors for short transient time and high frequency operation. And phase-frequency detector, integrated passive loop filter, LC-tuned VCO having a tuning range from 1.584 to 2.4 GHz at 1.8-V power supply, and higher-order sigma-delta modulator are contained. Finally, designed frequency synthesizer provides 5 MHz channel spacing with 122.6 dBc/Hz at 1 MHz in the WCDMA band and total output power is 28-mW.