초록 close

본 논문에서는 순차 주사 방식과 비월 주사 방식의 2D 영상 데이터 및 3D 스테레오 영상을 TFT-LCD 디스플레이 장치에 출력하기 위한 formatter 기능을 FPGA로 구현하였다. 구현된 formatter는 순차 주사 방식 및 비월 주사 방식에 대한 스테레오 영상 형식 모두를 처리하도록 설계되었다. 또한 FPGA의 면적 감소를 위하여 입력 데이터에 대하여 순차 주사 방식의 데이터로 변환하는 전처리부에 대한 아키텍처와 입력 영상의 확대와 필터 처리를 위한 알고리즘을 제안하고 동작 속도 향상을 위하여 파이프라인 구조의 아키텍처를 설계하였다. 제안된 formatter의 성능을 평가하기 위해 아키텍처에 대한 동작을 VHDL로 표현하여 Synopsys 툴과 Altera 라이브러리와 함께 논리 합성을 수행하여 EPF6016QC240-2에 1175 로직 셀과 146개의 입출력 포트를 이용하였다. 그리고 실제의 formatter보드에서 여러 가지 스테레오 데이터에 대한 실험을 통하여 2D 및 3D 입체 영상이 정확하게 출력됨을 확인하였다.


In this paper, we describes a FPGA implementation for 3D stereoscopic image formatting algorithms that displays 2D or 3D image of stereoscopic image data with progressive or interlaced scan at TFT-LCD display device. The formatter has function that processes the stereoscopic image types in progressive scan and the interlaced scan. We designed architecture of preprocessing blocks in order to reduce required area of FPGA. And we proposed architecture of other function about scaling and interpolation. Also we designed pipelining architecture considering operating speed rate. The validity and efficiency of the proposed architecture have been verified by simulation in Synopsys VHDL environment and it designed 1175 logic cells, 146 I/O ports that synthesized at EPF6016QC240-2 FPGA technology and tested each of stereoscopic image data to display at prototyping formatter board.