초록 close

인간 친화적인 10진 계산을 위한 3초과 십진 가감산기 회로를 제안한다. 십진 회로를 이용한 계산 시 속도 문제는 carry lookahead (CLA) 회로를 이용하여 해결할 수 있다. 제안하는 3초과 십진수 가산기 설계에서는 CLA와 함께 보정회로 및 변환회로를 개선함으로서 지연시간을 줄일 수 있다. 3초과 코드를 사용함으로서 감산과정에서 가산기만을 사용하여 계산을 할 수 있다. 이 3초과 십진 가감산회로는 기존의 설계에 비하여 상당한 속도 개선효과를 얻게 해준다.


An excess-3 code adder/subtracter circuit is proposed for human friendly decimal computation. Carry lookahead (CLA) circuitry can be used to enhance decimal computation speed. The proposed excess-3 adder/subtracter employs improved CLA and compensation circuitry recoding computation delay. The circuitry used for addition is used for subtraction without further modification. Substantial speed improvement is obtained compared to conventional designs.