초록 close

본 논문에서는 m차 기약 AOP를 적용하여 시스템 복잡도를 개선한 GF(2m)상의 새로운 AB2+C 연산기법과 그 하드웨어 구현회로를 제안하였다. 제안된 회로는 병렬 입출력 구조를 가지며, CS, PP 및 MS를 모듈로 하여 구성되며 이들은 각각 AND와 XOR 게이트의 규칙적인 배열구조를 갖는다. 제안된 회로의 시스템 복잡도는 (m+1)2개의 2-입력 AND게이트와 (m+1)(m+2)개의 2-입력 XOR게이트의 회로복잡도와 연산에 소요되는 최대 지연시간은 TA+(1+ log2m )TX이다. 제안된 연산기의 시스템 복잡도와 구성상의 특징을 타 연산기를 표로 비교하였고, 그 결과 상대적으로 우수함을 보였다. 또한, 단순하면서도 정규화된 소자 및 결선의 구조는 VLSI 구현에 적합하다.


This study focuses on the arithmetical methodology and hardware implementation of low- system-complexity AB2+C operator over GF(2m) using the irreducible AOP of degree m. The proposed parallel-in parallel-out operator is composed of CS, PP, and MS modules, each can be established using the array structure of AND and XOR gates. The proposed multiplier is composed of (m+1)2 2-input AND gates and (m+1)(m+2) 2-input XOR gates. And the minimum propagation delay is TA+(1+ log2m )TX. Comparison result of the related AB2+C operators of GF(2m) are shown by table, it reveals that our operator involve more lower circuit complexity and shorter propagation delay then the others. Moreover, the interconnections of the our operators is very simple, regular, and therefore well-suited for VLSI implementation.