초록 close

고집적화를 위해 직접변환 아키텍처를 적용한 디지털 DBS 수신기용 광대역 튜너를 CMOS 공정으로 구현하였다. 입력 주파수의 전 범위를 포함하는 정합된 LO I/Q 쿼드러처 신호를 생성하기 위해 링 발진기를 사용하였으며 링 발진기의 낮은 위상 잡음을 해결하기 위해 이중 루프 구조로 주파수 합성기를 설계하였다. 본 논문에서는 이중 루프 주파수 합성기의 매우 느린 주파수 스위칭 시간을 개선하기 위해서 초기 주파수 차이를 보상하는 대역 선택 루프 구조를 제안, 검증하였다. 그리고 하향 변환 믹서는 저전압 동작이 가능하도록 소스 팔로워 구조로 설계하였다. 0.25um CMOS 공정으로 집적된 주파수 합성기와 믹서는 측정 결과 위상 미스매치는 최대 3.4 , 진폭 미스매치는 최대 0.06dB의 쿼드러처 정확도를 얻었으며 950MHz에서 2150MHz로 주파수 변환시 약 600us의 스위칭 시간을 얻었다.


The digital DBS tuner is designed and implemented in a CMOS process using a direct-conversion architecture that offers a high degree of integration. To generate matched LO I/Q quadrature signals covering the total input frequency range, a fully integrated ring oscillator is employed. And, to decrease a high level of phase noise of the ring oscillator, a frequency synthesizer is designed using a double loop structure. This paper proposes and verifies a band selective loop for fast frequency switching time of the double loop frequency synthesizer. The down-conversion mixer with source follower input stages is used for low voltage operation. An experiment implementation of the frequency synthesizer and mixer with integrated a 0.25um CMOS process achieves a switching time of 600us when frequency changes from 950 to 2150MHz. And, the experiment results show a quadrature amplitude mismatch of max. 0.06dB and a quadrature phase mismatch of max. 3.4 .